

- 互连线模型
- 互连线的SI/PI问题
- 高速互连技术
- 片上系统互连

第六章

互连线与互连技术

互连线模型

分布模型

传输线模型

导线延时优化


分布rc模型

集总电容模型：不考虑寄生电阻——导线各处电位相同

当导线长度较长（相对于门延时）、信号速度较快时需要考虑寄生电阻(考虑互连线延时)。


条件：

(1) $t_{pRC} > t_{pgate}$; 并且 (2) 导线输入信号的 $t_{edge} < R_w C_w$.



采用Elmore延时计算 $\tau_{DN} = rcL^2 \frac{N(N+1)}{2N^2} \xrightarrow{N \rightarrow \infty} \frac{rcL^2}{2}$

RC导线的阶跃响应与时间及位置的关系



幻灯片 4



LX1

相同时刻不同位置 (x) 的电位不同——寄生电阻造成的电位差。信号随着时间由源端向终端扩散，各个位置的电位依次先后达到源点电位。


Li XY, 2014/11/1

集总与分布RC的阶跃响应


电压范围	集总RC网络	分布RC网络
$0 \rightarrow 50\% (t_p)$	$0.69 RC$	$0.38 RC$
$0 \rightarrow 63\% (\tau)$	RC	$0.5 RC$
$10\% \rightarrow 90\% (t_r)$	$2.2 RC$	$0.9 RC$



集总RC模型是分布模型的保守估计。



考虑驱动器内阻= R_s 时RC 线的延时



Elmore公式

$$\tau_D = R_s C_w + \frac{R_w C_w}{2} = R_s C_w + 0.5 r_w c_w L^2$$

$$\underline{t_p = 0.69 R_s C_w + 0.38 R_w C_w}$$

互连线的延时模型


❖ 分布模型

❖ 传输线模型

❖ 导线延时优化


传输线

- 考虑电感：分别rlc模型，考虑回路电感
- 条件： t_f/t_r 可与信号波形“飞跃”导线的时间（ L/u ）相比拟， u ——波速
- 信号以波的形式在介质中传播




(a)

电流回路和寄生效应



(b)

传输线片段的等效电路



(c)

传输线等效电路

幻灯片 8



LX2 流出电源正极的电流最终经返回路径流回电源的负极。电流环路构成的“线圈”形成寄生电感。环路的大小会影响寄生电感的大小

Li XY, 2021/10/28

LX3 对于一个导线片段，流入导线的电流流过寄生电容，最终从接地平面流回了电源的负极——根据基尔霍夫定律，当一个电流 i 注入到导体时，必然会有一个 $-i$ 的净电流流回，这个流回电流的路径就被称为“返回路径”，而信号传输的导线 则被称为“驱动路径”。电流在返回时选择与驱动路径之间阻抗最小的路径返回。驱动路径和返回路径组成了一个电流回路，这个回路会在周围激发磁场，形成一个回路电感[信号完整性分析]。电流回路的面积越小（返回路径越靠近驱动路径），回路电感越小。这样，一个导线片段可以看作一个LC电路（假设没有寄生电阻）

Li XY, 2022/10/31

传输线的波动方程



$$\frac{\partial v}{\partial x} = -ri - l \frac{\partial i}{\partial t}$$

$$\frac{\partial i}{\partial x} = -gv - c \frac{\partial v}{\partial t}$$

若 $g=0$ 有:

$$\frac{\partial^2 v}{\partial x^2} = rc \frac{\partial v}{\partial t} + lc \frac{\partial^2 v}{\partial t^2}$$

波动方程

无损传输线

❖ 忽略电阻

❖ 理想波动方程: $\frac{\partial^2 v}{\partial x^2} = lc \frac{\partial^2 v}{\partial t^2} = \frac{1}{u^2} \frac{\partial^2 v}{\partial t^2}$


❖ 波的传播速度

$$u = \frac{1}{\sqrt{lc}} = \frac{1}{\sqrt{\epsilon\mu}} = \text{const.}$$

❖ 通过单位导线长度的传播延时

$$t_{\text{wave}} = 1 / u = \sqrt{lc}$$

特征阻抗



$$i = \frac{dq}{dt} = c \frac{dx}{dt} V = cuV = \sqrt{\frac{c}{l}} V$$

$$Z_0 = \frac{V}{I} = \sqrt{\frac{l}{c}} = \frac{\sqrt{\epsilon\mu}}{c} = \frac{1}{cu} \quad (\text{与导线长度和频率无关}) \quad \text{a5}$$

幻灯片 11

a5


信号从源端向终端传播，传播到x点时，x点以远的导线被看作一个实数阻抗 Z_0

adm, 2011/10/28


特征阻抗

- ✿ Z_0 只与绝缘介质以及导线和绝缘体的几何形状有关，与导线长度和频率无关，是个常数——特征阻抗。
- ✿ 拓扑结构影响特征阻抗，导线拐弯和材料、介质变化都带来特征阻抗变化。
- ✿ 半导体电路中的导线特征阻抗典型值：
10~200欧姆

终端情形



传输线的瞬态特性



$$V_{source} = \frac{Z_0}{Z_0 + R_S} V_{in}$$

源/终端反射:


$$\rho_S = \frac{R_S - Z_0}{R_S + Z_0}$$

$$\rho_L = \frac{R_L - Z_0}{R_L + Z_0}$$

飞行时间 $t_{flight} = L / u$

实际电压=原电压+入射波+反射波

情况1：信号源内阻 $>Z_0$




输入5V阶跃信号

— V_{dest}


- - - V_{source}

$$\rho_S = \frac{2}{3}, \rho_L = 1$$

(a) $R_S = 5Z_0, R_L = \infty$




情况2：信号源内阻 $< Z_0$




(a) $R_s = Z_0/5$, $R_L = \infty$

$$\rho_S = -\frac{2}{3}, \rho_L = 1$$



情况3：信号源内阻匹配



(b) $R_S = Z_0, R_L = \infty$


最高效率

(只经历一次波的传播
就建立了最终的稳态)


$$\rho_S = 0, \rho_L = 1$$

考虑信号上升/下降时间

现实情况：



有损传输线的阶跃响应



估计传输线效应的准则

考虑成传输线效应的条件。

(1) 导线总电阻比较小

- 如果 $R \gg 2Z_0$, 互连线显示为 RC 线。
- 如果 $R < 5Z_0$, 应当考虑传输线效应。

(2) 信号速度比飞行时间短 $t_r(t_f) < 2.5t_{flight} = 2.5L/u$


$$\frac{t_r}{2.5} \frac{1}{\sqrt{lc}} < L < \frac{5}{r} \sqrt{\frac{l}{c}}$$

当 $R < Z_0/2$, 可考虑成无损传输线

电感对互连线延时的影响

影响延时的主要因素：

与导线长度以及信号翻转时间有关



幻灯片 21

a6

长度较短时电感值也较小，当长度达到一定程度，电阻值变大，将占主导。

线越长飞行时间越长

adm, 2011/10/28

小结

🔥 互连线模型：

- 集总电容模型：低速短导线
- 分布rc模型：高速长导线， $t_r (t_{pgate}) < RC$
- 传输线模型：高速短导线， $t_r < t_{flight}$ 且 $R < 5Z_0$

🔥 延时与导线长度的平方成正比

🔥 特征阻抗，阻抗匹配下传输效率最高

互连线的延时模型


❖ 分布模型

❖ 传输线模型

❖ 导线延时优化

- 长导线的延时优化
- 传输线的延时优化

方法1：插入中继器（考虑负载）



$$t_p = m \left(0.69 \frac{R_d}{s} (s\gamma C_d + \frac{cL}{m} + sC_d) + 0.69 \left(\frac{rL}{m} \right) (sC_d) + 0.38rc \left(\frac{L}{m} \right)^2 \right)$$


➡

$$m_{opt} = L \sqrt{\frac{0.38rc}{0.69R_dC_d(\gamma+1)}} = \sqrt{\frac{t_{pwire(unbuffered)}}{t_{p1}}}$$

$$s_{opt} = \sqrt{\frac{R_dc}{rC_d}}$$


$$t_{p,min} = (1.38 + 1.02\sqrt{\gamma+1}) L \sqrt{R_dC_drc} \quad (\text{线性})$$

各工艺节点的互连线延时和门延时



方法2：导线流水线

- ❖ 互连结构优化
- ❖ 把一条长导线分成k段，每段导线的延时都小于时钟周期。



互连线的延时模型

❖ 分布模型

❖ 传输线模型


❖ 导线延时优化

- 长导线的延时优化

- 传输线的延时优化


缓解传输线效应的技术（1）

🌿 源点串联连接一个与导线的特征阻抗 Z_0 相匹配的终端电阻。（误差 $<10\%$ ）



缓解传输线效应的技术 (2)

🔥 终点并联连接一个与导线的特征阻抗 Z_0 相匹配的终端电阻。



幻灯片 29

a7


Vbb=-1V, 使得Out=0时, Mr仍然导通

adm, 2011/10/28

缓解传输线效应的技术（3）

屏蔽

- 在信号线周围布上接地（电源）平面和屏蔽导线——提供确切的返回路径，使互连线的特性和延时更容易预测。
- 当没有返回路径时，分割宽导线并用电源或地线相间作为回路——可以减弱电感效应和趋肤效应的影响。



- 互连线的延时模型
- 互连线的SI/PI问题
- 高速互连技术
- 片上系统互连

第六章

互连线与互连技术

互连线的SI/PI问题

SI: Signal Integrity, 信号完整性

PI: Power Integrity, 电源完整性


 电容串扰

 IR drop

 Ldi/dt问题


电容串扰 (Cross Talk)

浮空线情况:




$$\Delta V_Y = \frac{C_{XY}}{C_Y + C_{XY}} \Delta V_X$$

被驱动导线的串扰




Y上的电压响应



上升时间越大，受害线产生的干扰峰值越小。


保持导线的驱动阻抗较低 ($\tau_{xy} < t_r$) 对降低电容串扰的影响很有帮助。

被驱动导线的串扰



$$\Delta V_V = \frac{C_{AV}}{C_{AV} + C_V} \frac{1}{1 + \frac{\tau_A}{\tau_V}} \Delta V_A$$

电容串扰对传播延时的影响



密勒效应

-当与受害线相邻的两条线向相反方向变化时，延时增加。

-延时与相邻导线的翻转方向有关。

$$C_{GND} \leq C_L \leq C_{GND} + 4C_C$$


当Y的翻转方向与其相邻信号的翻转方向相反 ($0 \rightarrow V_{DD}$, $V_{DD} \rightarrow 0$), 耦合电容两端的等效电压摆幅是信号摆幅的2倍。

导线延时的估计

- ❖ 延时的实际值不仅取决于周围导线的耦合电容值，还取决于信号的翻转时序
- ❖ 噪声对延时的影响相差非常大——不可忽略
- ❖ 实际延时具有不可预见性，带来的验证成本大大增加

解决导线延时预见性问题的办法

- ❖ 可预测性结构——使用预先定义的、已知的或保守的布线结构，例如FPGA
- ❖ 避免最坏情况——通过将总线数据编码解决串扰问题，例如1-of-2(1-of-n)编码。



克服电容串扰的方法（1）


1. 增大驱动强度，尽量**避免浮空节点**

2. 把敏感节点（动态节点）与全摆幅信号**隔离**

3. 使得信号的上升和下降时间尽可能长


4. 对于敏感的信号线增加**屏蔽**

- 在两条信号线间插入电源或地线；
- 不同层次的信号之间用一个GND或 V_{DD} 金属平面相隔



克服电容串扰的方法（2）


5. 把在不同时间翻转的总线相间放置，使得两两相邻的导线不会同时翻转
6. 采用差分信号，并将差分信号线“绞合”——使串扰信号变为共模噪声。
7. 不要使两条信号线平行布置很长的距离



克服电容串扰的方法（3）

7. 采用交错布置的中继器（**staggered repeater**）

8. 利用“电荷补偿”



互连线的SI/PI问题

✿ 电容串扰

✿ IR drop

✿ Ldi/dt问题


电源完整性：确保电子系统中电源从源头（如电源模块）到负载的传输过程中，能提供符合要求的稳定电压和足够电流，且电源总线上的噪声控制在负载可承受的范围内，避免因电源问题导致系统性能下降、功能失效甚至损坏。

电阻引入的噪声（IR drop）

- 电源电流的波动会引起电源电压的波动
- 电源线寄生电阻的存在会造成远离电源端的电路的供电电压降低——距离越远压降越大


- V_{DD} 下降，减小噪声容限
- 逻辑电平变差，引起漏电
- 引起延时抖动

最大的IR drop与峰值电流有关，峰值电流与电路的开关活动有关——IR drop是一种动态现象



电路之间的电源干扰

电路I1的电流变化会引起 I_1 波动，导致 V_{DD}' 波动。



降低IR drop的方法


优化电源网络，减小电阻：

- 采用**网格结构进行电源分布**
- 在Metal 1布置低层电源，在高层金属层把电源线“捆绑”起来
- 保证电源线宽度——与流过的电流相适应
- 电源捆绑时要用多接触孔

减小峰值电流

- 控制动态功耗
- 采用异步电路——分散电路开关的时间
- 控制输入输出模块的功耗

数字芯片的电源网格





互连线的SI/PI问题

❖ 电容串扰

❖ IR drop

❖ L di/dt问题

$$L \, di/dt$$


寄生电感对电源电压和地线的影响:

- 电流变化导致电压变化
- 长的电源线具有大的L值

电压变化的大小与电路切换的速度和电流的大小有关。

幻灯片 48

a8

寄生电感的一个重要来源是压焊线和芯片封装引起的。可达到nH量级。


adm, 2013/10/20

解决Ldi/dt问题的方法

❖ 把I/O pad和芯片内核电路的电源引脚分开。

❖ 减小寄生电感

- 采用多组电源地引脚（多个寄生电感并联）。
- 仔细选择封装中电源地引脚的位置。
 - 位于封装四角处的导线和压焊线的电感明显较大，不宜用做电源地引脚。
- 使用先进的封装技术，如倒装焊、焊球




❖ 增加片外信号的上升和下降时间到所允许的最大值。

- 最好的驱动器是在输出端具有最大允许的上升和下降时间并满足所规定的延时

❖ 安排好消耗大电流的翻转使它们不会同时发生。


- 同步电路的电路翻转比较集中，大部分在时钟沿处
- 采用异步电路可以分散电路翻转的时间，降低最大电流



FCBGA(Flip-Chip Ball Grid Array)封装


解决 Ldi/dt 问题的方法

增加去耦电容




当电路翻转，需要瞬间增大电源电流时，本地的去耦电容可以迅速提供补充电流，减少 i_L 的瞬时变化幅度。

解决 Ldi/dt 问题的方法




去耦电容的位置：

- 电路板上：放在电源引脚处
- 芯片内：放置在电源线下方，靠近大的驱动器



先进封装中的去耦电容

芯片内去耦电容



片内去耦电容单元(tie-off单元)


EV4(200MHz)
 $C_{\text{decap}} = 128\text{nF}$
 $\sim 10XC_{\text{eff}}$

EV5(350MHz)
 $C_{\text{decap}} = 160\text{nF}$
 $\sim 11XC_{\text{eff}}$

EV6(575MHz)
 $C_{\text{decap}} = 320\text{nF}$
+ 片外电容
 $>> 10XC_{\text{eff}}$

Source: B. Herrick (Compaq)

先进工艺数字芯片的供电系统




背面供电技术

随着芯片功耗升高，正面供电的传统模式引入了过大的寄生电阻，背面供电技术成为重要趋势。

传统正面供电方式


电源线穿过多层金属连接晶体管




- 电源距离晶体管远
- 电源和信号争夺布线资源

背供电方式

电源从芯片背面穿过TSV直接连接晶体管



- 降低 IR drop: 50mV-> 20mV
- 功耗降低: 电源线损耗减少, 功耗降低最高达30%
- SI增强: 释放正面布线资源, 减少信号干扰



通过nano-TSV(through Silicon Via)实现背面和正面的垂直连接

背面金属层 (BSM)进行布线

互连线的SI/PI问题小结

线间电容引起串扰问题

- 影响因素：干扰信号幅度、翻转速度、受害信号线的驱动电阻、线间电容大小
- 影响：信号噪声、延时不确定（与数据相关）
- 解决方法：减小信号幅度、隔离、屏蔽、避免存在高阻节点、差分信号、补充和抵消技术（绞合走线、交错中继器、电荷补偿）

寄生电阻引起电源压降问题

- 影响因素：寄生电阻、电源电流
- 影响：电源压降（动态）、漏电
- 解决方法：电源地线用网络分布，借助IR drop分析工具，控制峰值电流

互连线的SI/PI问题小结（2）

寄生电感（特别是电源地引线电感）引起电源波动问题

- 影响因素：电流大小，逻辑门的翻转速度
- 影响：电源波动
- 解决办法：多个电源引线（一个电源线5-10个驱动器）、内核与IO驱动器电源分离、缩短封装引线长度、去耦电容、控制驱动器的翻转速度和峰值电流

- 互连线的延时模型
- 互连线的SI/PI问题
- 高速互连技术
- 片上系统互连

第六章

互连线与互连技术

高速互连技术



降摆幅电路



电流模传输

降摆幅电路


$$P = \frac{1}{2} C V_{DD} V_{swing} \alpha_{0-1} f$$
 降低 V_{swing} 可以降低功耗。

$$t_p = \frac{C_L V_{SW}}{2I_d}$$
 接收方对小摆幅信号灵敏可以减小延时

降摆幅传输：(1)高电压驱动器(2)低摆幅信号(3)灵敏放大型接收器。


——有较高的电路代价；且减小了噪声容限，所以

用于大 C_L 互连线的传输，如板级互连线、大扇出的网络节点（如总线）




静态降摆幅网络

单端静态降摆幅网络



差分静态降摆幅网络



差分方法对共模噪声有很高的抑制能力，信号摆幅可以降至很低的水平（200mV），是普遍采用的降摆幅传输方式。

缺点是增加了面积和时钟开销。

高速互连技术



降摆幅电路




电流模传输


电流模式传输系统

采用低摆幅电流模式传输：

- 对电源噪声有较高的抗噪声能力，摆幅可低至100mV
- 存在静态功耗，但是动态功耗上有优势——适用于超高速网络中，在高速片外互连领域非常普遍。




电源噪声既会影响信号电平又会影响接收器的开关阈值。



LVDS

❖ 低压差分信号传送技术(Low-Voltage Differential Signaling, LVDS)





- 互连线模型
- 互连线的SI/PI问题
- 高速互连技术
- 片上系统互连

第六章

互连线与互连技术

总线结构

通过一组共用的总线把多个功能模块连接起来，各模块间的信息**分时复用**总线进行传输。



(a)三态总线

(b)三态驱动器

总线控制

- 🔥 总线控制器：控制每个时刻占用总线的模块
 - 静态规划
 - 动态仲裁
- 🔥 主从关系：主(master)-通信的发起方，从(slave)-通信的响应（服务）方
 - 一主多从：主模块可以担任总线控制器，但一般为了提高效率会设置专门的总线控制器
 - 多主多从：需要配备一个仲裁器（向仲裁器发出请求-仲裁器分配-传输-收回使用权）LI X.Y.1
- 🔥 传输方式：单播、广播、组播

LI X.Y.1



需要占用总线的模块首先向仲裁器发出请求，然后由仲裁器根据请求和总线当前的占用情况以及传输任务的优先级决定下面由哪个模块占用总线，并执行分配，功能模块在得到仲裁器允许传输的信号后才开始传输，传输完毕后它再向仲裁器发出信号，由仲裁器收回其对总线的使用权。

Li Xiangyu, 2019/11/12

总线性能



总线驱动模型



假设总线单位长度电阻= r_B , 电容= c_B , 驱动电路级数为 k , 第一级驱动器的输入电容= C_0 , 参考反相器本征延时= t_{p0} , 输出端负载为 C_0

$$\begin{aligned}\tau_B &= R_i C_i + (R_i + r_B \Delta l) c_B \Delta l + (R_i + 2r_B \Delta l) c_B \Delta l + \cdots + (R_i + Nr_B \Delta l) (c_B \Delta l + C_0) \\ &= R_i (C_i + c_B \Delta l + \cdots + c_B \Delta l + C_0) + (r_B \Delta l + 2r_B \Delta l + \cdots + Nr_B \Delta l) c_B \Delta l + Nr_B \Delta l C_0 \\ &= R_i (C_i + c_B L + C_0) + \frac{1}{2} r_B c_B L^2 + r_B L C_0\end{aligned}$$

$$t_B = 0.69 R_i (C_i + c_B L + C_0) + 0.38 r_B c_B L^2 + 0.69 r_B L C_0$$


$$t_i = t_{p0} \cdot k(1 + 4) = 5k t_{p0} \quad k = \log_4 F = \log_4 \left[\frac{c_B L + C_0}{C_0} \right]$$

$$t_{bus} = t_{p0} \cdot 5k + 0.38 r_B c_B L^2 + 0.69 r_B L C_0$$

总线性能

总线驱动模型

总线连接M个模块，则长度和逻辑门负载电容扩大M倍(驱动器本征电容和负载输入电容都扩大M倍)。



$$t_{\text{bus}} = t_{p0} \cdot 5k + 0.38r_B c_B L^2 + 0.69r_B L (MC_o + (M-1)C_i)$$

$$k = \log_4 \left[\frac{c_B L + MC_o + (M-1)C_i}{C_0} \right]$$


$$t_{\text{bus}} \approx t_{p0} \cdot 5 \log_4 \left(M \frac{c_B l + C_o + C_i}{C_0} \right) + \left[0.38r_B c_B l^2 + 0.69r_B l (C_o + C_i) \right] M^2$$

结论：总线结构的延时与相连模块个数M成二次方的关系


多总线结构

高速-低速总线

- 如ARM平台中的AHB（高速总线）和APB（低速总线）



层次化总线



- 局部总线一主一从，简单总线；全局总线则需要仲裁机制。
- 减少了每个总线上连接的单元数目

总线结构的优缺点



优点

- 简单
- 可扩展



缺点（当连接模块数量很大时）


- 带宽限制，不能并行传输
- 干扰严重，共享介质上的更多功能部件则进一步加重了噪声
- 延迟：全局连线长度长、延时大
- 要求全局同步
- 仲裁机制造成延时不确定

交叉开关结构


交叉开关 (crossbar)

- 全连通的开关阵列
- 规模 = $N \times N$, 支持 N 路并行通信


电路实现:



(a) MOS开关形式



(b) 多路选择器形式



总结

互连线的延时模型

- 集总电容模型 (rc 延时 $<$ 门延时或 $t_{r/f} > RC$ 时)
- 分布 rc 模型 (rc 延时 $>$ 门延时且 $t_{r/f} < RC$ 时)
- 传输线模型($t_{r/f} \sim t_{flight}$ 且 $R < 5Z_0$)
 - 当 $R < Z_0/2$ 时考虑无损传输线
- 互连线延时和长度的平方成正比

互连线的信号完整性问题——串扰

电源完整性问题

- IR drop
- Ldi/dt

总结（续）



互连线问题的考虑

- 信号线和时钟线主要考虑串扰问题
- 电源线主要考虑IR drop和 $L di/dt$ 问题
- 为了减小时钟线的clock skew要考虑串扰问题，时钟驱动器要注意电源电压的波动和IR drop问题
- 全局互连（长导线）主要考虑延时问题
- 总线处易发生同时翻转的信号线平行走线的情况，要特别注意串扰问题
- 动态节点和高阻节点、模拟信号线对串扰特别敏感

总结（续）



互连线工程

- 时钟信号线要适当增加与周围导线的间距，高速电路中要采用屏蔽
- 总线克服串扰的方法：
 - 电源/地线屏蔽
 - 采用双轨编码
 - 把不同时间的翻转的两组总线相间放置
 - 电荷补偿、repeater交错等方法抵消串扰
- 长导线要插入中继器，长距离传输还可以采用互连线流水线

总结（续）

- ❖ 片内、片外和电路板上要放置必要的去耦电容，抑制电源线噪声
- ❖ 避免出现动态节点和浮空导线
- ❖ 低摆幅信号传输用于大负载、大扇入的节点可以提高速度、降低功耗，但会带来信号完整性问题
 - 低摆幅差分信号传输、电流模传输等技术可以用于长导线或片外的高速数据传输
- ❖ 高速信号传输时还要考虑传输线的阻抗匹配问题

总结（续）



片上互连拓扑

- 总线结构：结构简单、常用的互连拓扑
- 交叉开关：并行通信、通信资源开销大
- 实际设计中可能混合多种拓扑